富士通のヴィヴェック・マハジャン最高技術責任者（CTO）は8日の記者会見で、回路線幅が2ナノ（ナノは10億分の1）メートルの先端半導体を自社で設計する方針を明らかにした。台湾積体電路製造（TSMC）に製造を委託する計画という。2026年にも同半導体を搭載した省電力CPU（中央演算処理装置）の完成を…
富士通のヴィヴェック・マハジャン最高技術責任者（CTO）は8日の記者会見で、回路線幅が2ナノ（ナノは10億分の1）メートルの先端半導体を自社で設計する方針を明らかにした。台湾積体電路製造（TSMC）に製造を委託する計画という。2026年にも同半導体を搭載した省電力CPU（中央演算処理装置）の完成を…